タイトル：無閉路部分スキャン設計を指向したテスト容易化高位合成におけるスケジューリングの高速化
著者: 岡伸也, 市原英行, 井上智生
雑誌名：FIT2005
発行月: 9
発行年: 2005
タイプ: techreport
アブストラクト: 一般に困難である順序回路に対するテスト生成を容易にするための無閉路部分スキャン設計において，オーバーヘッドとなるスキャンレジスタ数最小を目的とするテスト容易化高位合成が提案されている．本論分では，スキャンレジスタ数最小を指向したスケジューリングアルゴリズムで用いられるヒューリスティックである仮バインディングにおいて，演算間の仮両立性の不変性に着目し，仮バインディングの回数を削減することでスケジューリングの計算時間の削減を行う手法を提案する．実験結果は，スキャンレジスタ数を最小に保ったまま，スケジューリングの実行時間を削減できていることを示す．
