RS: 高森研輔(FTC@愛媛)

2014年1月の第70回FTC研究会での発表を終えて...
「近年,LSI の集積化,高性能化に伴い,LSI の用途は幅広くなっています.その中には,システムに重大な影響を及ぼさないような故障が存在するLSI を出荷することができれば,実効歩留まりを向上させることができます.本研究では,そのようなLSI を対象としたエラーレートテストのためのテスト生成手法を提案しました.提案するアプローチは,従来のアプローチのように故障の許容性を考慮してテスト生成を行うのではなく,システムの誤り率に対する許容性を満たすようにテスト生成を行うことで,従来よりも高い実効歩留まりを持つテスト集合を生成することが可能です,さらに,このアプローチに即した,与えられたテスト集合からヒューリスティック尺度にしたがってテストベクトルを選択するテスト生成アルゴリズムも提案しました.このアルゴリズムは貪欲法であるが,計算器実験の結果は提案アルゴリズムが短時間十分に高い実効歩留まりを持つテスト集合を生成できることを示しました.
この研究会に参加するにあたり,先生方のご指導やご助言といったサポートや研究室のメンバーの協力により発表を行うことができました.今回,初めての学外発表ということもあり,発表ではとても緊張しましたが自分の研究を学外の人に知ってもらうための良い機会になりました.また,質疑応答の中で貴重なご意見やご指摘を頂き,新たな課題を見つけることができました.とても良い経験ができたと思います.」

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です